|
TwojePC.pl © 2001 - 2024
|
 |
Poniedziałek 3 stycznia 2022 |
 |
| |
|
Intel wyłączy obsługę AVX-512 w Core 12. generacji Alder Lake-S
Autor: Zbyszek | źródło: TechPowerUp | 14:54 |
(6) |  Najnowsze procesory Intel Core 12. generacji, czyli Alder Lake-S oficjalnie nie obsługują instrukcji typu AVX-512. Niedawno okazało się to nieprawdą - aby aktywować obsługę AVX-512 wystarczy zastosować sztuczkę, polegającą na wyłączeniu efektywnych rdzeni Gracemont, np. przy użyciu narzędzi dostarczanych przez MSI i Gigabyte, mających pomagać w uruchamianiu na Core 12. generacji tych gier, które nie chcą startować gdy procesory mają włączone oba typy rdzeni. Dość nieoczekiwanie okazało się, że w efekcie wyłączenia efektywnych rdzeni Gracemont procesory Core 12. generacji zyskują obsługę AVX-512.
Dodatkowo w niektórych zastosowaniach jest to opłacalne, gdyż 8 wydajnych rdzeni Golden Cove przy użyciu AVX-512 wykonuje zadania szybciej, niż te same rdzenie bez AVX-512 wsparte 8 efektywnymi rdzeniami Gracemont.
To nie spodobało się Intelowi. Jak informuje Igors Lab, Intel przygotował dla Core 12. generacji aktualizację mikrokodu dezaktywującą obsługę instrukcji AVX-512 także wtedy, gdy efektywne rdzenie są wyłączone. Obecnie krzemowy Gigant ma nakłaniać producentów płyt głównych do dodania aktualizacji firmware CPU do nowych wersji BIOS, a także zażądał, aby te nowsze wersje BIOS posiadały wszystkie nowo produkowane egzemplarze płyt.
Tym samym korzystanie z AVX-512 na procesorach Core 12. generacji z wyłączonymi rdzeniami Gracemont raczej nie będzie już możliwe po ich zamontowaniu na płytach z chipsetami B660 i H670, oraz nowszych egzemplarzach płyt z chipsetem X690. Osoby obecnie posiadające płytę z chipsetem X690 chcąc zachować możliwość korzystania z AVX-512 muszą dbać o to, aby pozostawić na płycie taką wersję BIOSu, która to umożliwia. |
| |
|
|
|
|
|
 |
 |
|
|
|
K O M E N T A R Z E |
 |
| |
|
- co za gnoje (autor: henrix343 | data: 3/01/22 | godz.: 18:14)
z tego intela...
- hehehe (autor: pandy | data: 4/01/22 | godz.: 01:04)
to pokazuje tylko że to wszystko już jest na powierzchni krzemu - tylko Intel aktywuje oprogramowanie to co ma być dostępne a co nie.
- zaraz dorzuca subskrybcje (autor: Kosiarz | data: 4/01/22 | godz.: 02:39)
zeby odblokowac :P
ehhh intel dalej sie glowi i poci nad tym jak klientom pokazac srodkowy palec ^^
- @pandy (autor: PCCPU | data: 4/01/22 | godz.: 13:05)
To że GoldenCove w układzie Alderlake(1x 512b na rdzeń) czy SapphireRapids(2x 512b na rdzeń) ma fizycznie zaimplementowane AVX512 było wiadome niemal od początku. Kwestią było tylko czy Intel wyłączy za pomocą mikrokodu.
Tak czy inaczej GoldenGove poraz pierwszy w x86 ma więcej niż 2x 256b bo aż 3x 256b podczas gdy Zen3 i CypressCove 2x 256b.
- Edit (autor: PCCPU | data: 4/01/22 | godz.: 13:07)
Chodzi rzecz jasna o FPU 3x 256b dla pojedynczego rdzenia x86 GoldenCove.
- @PCCPU (autor: pandy | data: 5/01/22 | godz.: 00:18)
nie żebym był zaskoczony - to w dzisiejszych czasach standard - liczyłem tylko na coś mniej podatnego np jakieś fuse na powierzchni które ustawia się w procesie produkcji a tu zwyczajny update mikrokodu... po prostu więcej ludzi zacznie przy tym dłubać... może wyciekną jakieś klucze jak stało się to z HDMI...
|
|
|
|
|
|
|
|
|
D O D A J K O M E N T A R Z |
|
| |
|
Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.
|
|
|
|
|
|
|
|
|
|
