G.Skill: zestawy pamięci dla Core i7

1. widze opóźnienia (autor: bezrobotnydarek | data: 30/10/08 | godz.: 00:12)
   9-9-9-24. Ramy mają coraz więcej MHz i coraz większe opóźnienia.
   DDR mają opóźnienia 3 lub4
   DDR2 mają opóźnienia 5 lub 6
   DDR3 mają opóźnienia 9 ?
   Czy te pamięci nie są coraz gorsze?
   To ja dziękuje wole pozostać przy swoich 5 :)
   
   
2. cóż na skok (upadek) wydajnościowy (autor: lewus | data: 30/10/08 | godz.: 00:31)
   wedle ogólnie przyjętych norm rozwój technologiczny przynosi korzyści. nowe technologie mają być lepsze od swoich poprzedników
   i tu pojawia się moje: Po kiego wprowadzili DDR3 skoro są tak samo szybkie a nawet wolniejsze od DDR2?
   Rozumiem że potrzeba czasu by te pamięci się rozwinęły ale czy nie trwa to już zbyt długo.
   Pamięci DDR3 by uzyskać dobre wyniki potrzebują wysokiego napięcia, a to kłóci się przyjętymi standartami tych pamięci
   
   
3. chciałem sprowokować dyskusje (autor: bezrobotnydarek | data: 30/10/08 | godz.: 00:59)
   na temat tego jakie znaczenie mają te opóźnienia
   W przypadku dysków SSD zachwalają niskie opóźnienia
   w przypadku Ramu mamy coraz niższe.
   Dla DDR standardem jest 2.5 ns ?
   
   
4. zgodnie z definicją (autor: bezrobotnydarek | data: 30/10/08 | godz.: 01:15)
   CAS latency (CL), czyli „czas oczekiwania CAS”, oznacza czas (liczbę cykli zegara) jaki upływa między wysłaniem przez kontroler pamięci żądania dostępu do określonej kolumny pamięci a odczytaniem danych z tej kolumny na wyprowadzeniach modułu pamięci.
   tu mamy 9 cykli każdy 1/1600 = 0,00562
   Dla DDR2 800 MHz CL4 mamy
   4 cykle każdy 1/800 = 0,005
   Czyli to w DDR2 800MHz CL4 procesor będzie krócej czekał na odczytanie informacji z komórki pamięci
   
   
5. pisząc o ramach (autor: bezrobotnydarek | data: 30/10/08 | godz.: 01:27)
   powinno się zachwalać maksymalną możliwą do osiągnięcie przepustowość, średnia przepustowość pozostaje bez zmian
   
   
6. poprawiam błąd (autor: bezrobotnydarek | data: 30/10/08 | godz.: 01:52)
   cykle zegarów są o połowę krótsze
   
   
7. Pamietam (autor: antrax | data: 30/10/08 | godz.: 07:18)
   DDR firmy geil miały one CL 1,5 przy 400MHz, a teraz DDR3 mają powiedzmy CL8 przy 1600MHz czyli pamięci pierwszej generacji miały by cl na poziomie 6 przy takim taktowaniu.
   
   Mogli by naprawdę ograniczać czasy dostępu pamięci zamiast chwalić się kto ma więcej MHz
   
   
8. od niskich (autor: sol4rlag | data: 30/10/08 | godz.: 08:57)
   czasow dostepu jest cache procesora. Tam CL, pewnie mozna pominac, a w obecnych CPU rozmiar cache siega kilku(nastu) MB. RAM jest teraz rodzajem pamieci masowej - 2,4, czy nawet 8GB. Dla tego jezeli juz cos sciagasz z ramu to pewnie jest wielkie, wiec trzeba miec wysoki transfer, a tym samym czas oczekiwania spada na druga pozycje. Tyle mojej rozkminy.
   
   
9. pamiętam... (autor: bezrobotnydarek | data: 30/10/08 | godz.: 12:18)
   pamiętam jak AMD twierdzili, że przejście z DDR na DDR2 jest nieopłacalne ponieważ w przypadku zintegrowanego kontrolera pamięci z CPU brak przyrostu wydajności lub jest bardzo niski przyrost wydajności.
   Można stworzyć taki benchmark, że przyrost MHz będzie proporcjonalny do przyrostu punktów w tescie :)
   
   
10. maksymalna przepustowość 16 GB/sek (autor: bezrobotnydarek | data: 30/10/08 | godz.: 13:38)
    maksymalna przepustowość 16 GB/sek jest jakąś kpiną
    
    
11. bezrobotnydarek (autor: Takkyu | data: 30/10/08 | godz.: 21:34)
    Niezły flood, 70% komentarzy Twoje :-)