AMD Shanghai w masowej produkcji

1. "AMD says Shanghai won't be another Barcelona" (autor: morgi | data: 1/10/08 | godz.: 14:42)
   "Shanghai will give a 35 percent performance boost over Barcelona on average -- meaning more for some applications and less for others -- and consume 35 percent less power.."
   Wow, chcialbym to zobaczyc, czy czasem te magiczne 30 pare % to to samo co przy okazji pokazow medialnych Barcy, a jesli nie to "zloze poklon i poprosze o przebaczenie".hihi
   
   
2. @morguśu (autor: dreki | data: 1/10/08 | godz.: 14:53)
   Obecnie procki Intela wykonują 4 instrukcje na cykl, a procki AMD 3 stąd zasadnicza przewaga Intela. Procki AMD produkowane w 45nm procesie technologicznym rowniez maja wykonywac 4 instrukcje na cykl stad wzrost o jedną trzecią z 3 na 4 instrukcje na cykl. Pozyjemy zobaczymy. Ktos wie ile Nahlemy beda wykonywac instrukcji na cykl?
   
   
3. fajnie (autor: Marek1981 | data: 1/10/08 | godz.: 15:38)
   cieszę się że w końcu może się odbiją od dna.
   Mam też dużą nadzieję , że szybko zejdą do 22nm.
   Wtedy będzie prawdziwa konkurencja i co najważniejsze ceny polecą w dół
   
   
4. .:. (autor: Shneider | data: 1/10/08 | godz.: 17:30)
   "..."zloze poklon i poprosze o przebaczenie".hihi..."
   
   
   bede wyczekiwac tej chwili :-)
   
   
5. 35% mniej (autor: piobzo | data: 1/10/08 | godz.: 17:34)
   to znaczy, że masowo w laptopach 4 jaja od amd?
   
   
6. dreki (autor: morgi | data: 1/10/08 | godz.: 22:00)
   To sa jakies eufemizmy, Intel mowi o wspolczynniku IPC bliskim 4, wobec amd niecale 3, a to jakiego rodzaju i w jakich sytuacjach dotyczy to IPC to na 2 babka wrozyla. Zobaczymy, bo Barca miala gniesc Woodresta w podobnym stosunku wydajnosc do Watt i zgniotla sama siebie przez fatalne niedorobstwo.
   
   
7. 20% czy 35% wzrostu wydajności przy tym samym zegarze (autor: Grave | data: 1/10/08 | godz.: 22:39)
   Pobożne życzenia AMD. Podobnie jak mityczna 4 jednostka wykonawcza, która to rzekomo miała być już w Brisbanie, a de facto jej nie ma i imho prędko u AMD nie będzie.
   
   Byłbym naprawdę mocno zdziwiony gdyby Shanghai okazał się czymś więcej niż tylko Barceloną z powiększonym cache L3, wykonaną w 45nm procesie.
   
   Niby IPC ma zostać poprawione. Ale jak tu wierzyć w takie zapewnienia jak o 20% przy tym samym zegarze w aplikacjach nie korzystających z 4 rdzeni rzadko kiedy aktualny Phenom wyprzedza starego Athona.
   
   To co tu mówić o podobnym wzroście przy przejściu z K10 na K10.5. Zakres zmian praktycznie żaden.
   
   Z dodatkowych 4MB cache L3 MOŻE uciułają 10-15% lepszą wydajność przy dobrym wietrze, ale na tym koniec.
   
   Co gorsza AMD zamierza na tej architekturze pojechać jeszcze 2 lata dokładając tylko kolejne rdzenie. Masakra....
   
   
8. Grave (autor: morgi | data: 2/10/08 | godz.: 10:23)
   Nie ma i w Core 2 4 'jednostek wykonawczych', jest za 4-drozna arch. zdolne zmiescic do 4 specyficznych instrukcji. amd mialo jedynie poszerzyc doslownie "waskie gardla" K8 w Barcelonie, ale to jak widac zdalo egzamin wirtualnie.
   
   
9. AMD (autor: piobzo | data: 2/10/08 | godz.: 12:08)
   dopiero co stawia "pierwsze kroki" w tworzeniu procesorów x-jądrowych.. chociaż powiem wam szczeże, że myślałem, że wizja amd jest lepsza niż intelowej zlepy (w sumie to nie wiem dlaczego jest jak jest)...
   
   
10. Grave (autor: bmiluch | data: 2/10/08 | godz.: 13:27)
    "Pobożne życzenia AMD. Podobnie jak mityczna 4 jednostka wykonawcza, która to rzekomo miała być już w Brisbanie, a de facto jej nie ma i imho prędko u AMD nie będzie."
    
    http://en.wikipedia.org/.../Image:AMD_K10_Arch.svg
    
    (z resztą problemem nie jest posiadanie jak najwiekszej ilości jednostek wykonawczych - ale zapewnienie by były one nieustanie wykorzystywane...)