|
TwojePC.pl © 2001 - 2024
|
 |
Piątek 30 maja 2008 |
 |
| |
|
Qimonda zmienia proces technologiczny
Autor: Zbyszek | źródło: DigiTimes | 20:32 |
(5) |  Koncern Qimonda stawia sobie za cel szybkie przejście na proces technologiczny 58 nanometrów. Aktualnie najbardziej zaawansowane układy firmy powstają w wymiarze 70nm. Nowy wymiar pozwoliłby zaoferować pamięci GDDR5 w cenach nieosiągalnych dla innych producentów, co znacznie ułatwiłoby zwiększenie udziału w rynku. Qimonda chce także szybciej od swoich konkurentów przestawić się na produkcję kości o pojemności 1 Gb i powoli zacząć wycofywać z rynku chipy 512 Mb. Wdrożenie produkcji w nowym wymiarze jest ważnym elementem strategii koncernu, która zakłada zwiększenie udziału w rynku pamięci GDDR do 30%, co byłoby równoznaczne z wysunięciem się przed dwóch najgroźniejszych konkurentów - Samsunga i Hynixa.
 |
| |
|
|
|
|
|
 |
 |
|
|
|
K O M E N T A R Z E |
 |
| |
|
- Ej no przepraszam Cię Zbyszku (autor: El Vis | data: 30/05/08 | godz.: 20:59)
Ale znalazłem literówkę "co byłoby równoznaczne z wysunięcieM się przed"
- Świetnie (autor: browar | data: 30/05/08 | godz.: 21:58)
Wprowadzajcie GDDR5 jak najszybciej i przedewszystkim z jak najszybszym zegarem bo jak narazie to wąskie gardło kart graficznych co by nie zrobić z GPU i ile jednostek SP by nie wprowadzać te wszystkie jednosti muszą dostawać szybko dane właśneio z pamięci karty więc czym szybsze pamięci tym szybsza karta graficzna.
- no i dlatego ATI z Qimonda (autor: pit808 | data: 30/05/08 | godz.: 23:52)
podpisały kontrakt na GDDR5 do nowych kart
- nareszcie jakis konkret (autor: Mario2k | data: 31/05/08 | godz.: 21:52)
Sie w koncu jakas firma wylamala z ukladu chamujacego postep techniczny ! ! !
spokojnie inne firmy sa gotowe na przejscie do nizszego procesu technologicznego ale zaburzylo by to ustalona hierarchie na rynku .
- @browar (autor: pandy | data: 2/06/08 | godz.: 00:53)
predkosc przeciez mozna uzyskac osadzajac czesc pamieci na strukturze samego GPU i laczac obie czesci bardzo szeroka magistrala - nie wiedziec czemu pomysl ten nie jest rozwijany mimo ze np kilka lat temu Micron chcial wyprodukowac chipset z embeded dram ktory mial pracowac jako cache poziomu 3 - podobne rozwiazania w GPU zwiekszylyby predksoci wymiany danych nawet kilkukrotnie - znacznie latwiej jest umiescic na strukturze kilkadziesiat MB pamieci z magistrala szerokosci np 2048 czy 4096 bitow niz wystawiac na zewnatrz magistrale 256 czy 512 bitow.
|
|
|
|
|
|
|
|
|
D O D A J K O M E N T A R Z |
|
| |
|
Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.
|
|
|
|
|
|
|
|
|
|
