Shanghai 15% szybszy od Barcelony?

1. Juz Intel zdementowal to i wedlug nich to Nachalem bedzie szybszy (autor: Paolo | data: 26/02/08 | godz.: 14:03)
   wedlug Fudzilli
   http://www.fudzilla.com/...mp;id=5905&Itemid=1
   
   ale za to bedzie wiecej wydzielal ciepla i bedzie wiekszy.
   
   
2. ciekawe (autor: Dzban | data: 26/02/08 | godz.: 14:22)
   Twierdzisz że pracownicy Intela testowali nowe procesory AMD i stwierdzili że ich nowe wersje wykonane w 45nm nie są szybsze od obecnych? O to Ci chodziło?
   Nehelem może będzie szybszy ale pojawi się pod koniec tego roku jeśli nei w przyszłym. Zresztą spece z Intela stwierdzili ze szybko nie zaczną jego masowej produkcji i będzie to taka pokazówka. Jego koszty produkcji mają być wysokie więc zanim Intel opracuje technologię 32nm to raczej nie zobaczysz Nehelema w sklepie.
   
   
3. hmm (autor: Kriomag | data: 26/02/08 | godz.: 14:47)
   wydajność wzrośnie wyłącznie dzięki większemu cache L3.
   Czemu nie dowalą od razu 16MB L3 i pozamiatają intela? ;)
   
   
4. ciekawe czy dołożenie trochę (autor: kubolx | data: 26/02/08 | godz.: 17:08)
   więcej tego cechu tyle kosztuję, że amd zawsze tak oszczednie z nim?
   
   
5. cache (autor: kretos | data: 26/02/08 | godz.: 17:18)
   to spora czesc procesora - wiekszy procesor = mniej procesorow z wafla widocznego na zdjeciu a to juz jest strata finansowa. Cache zwiekszaja pewnie kosztem miejsca uzyskanego przez nizszy wymiar, czyli bedzie tyle samo procesorow z wafla ale z wiekszym cache i szybszych.
   
   
6. ... (autor: rzinsior | data: 26/02/08 | godz.: 17:30)
   amd rozni sie architekturą od Intela. Intel potrzebuja duuzego cahu aby moc poradzic sobie z obsługa rozkazow, dlatego dowalaja coraz wiecej cachu, AMD w mniejszym stopniu uzalezniona jest od wielkosci cachu , HyperTransport + zintegrowany kontroler pamieci rozwiazuje w duzym stopniu problem. Hmm chyba niezbyt jasno .. mi to wyszło .. (jest to moja opienia i oczywiscie moge sie mylic:)
   
   
7. @rzinsior (autor: gen_F | data: 26/02/08 | godz.: 19:23)
   faktycznie tak jest, tłumacząc po ludzku ;P. AMD ma zintegrowany kontroler w procu, obsługa rozkazów idzie sprawniej, bo wszystko dzieje się w obrębie procesora. Stad potrzeba mniej cache'u.
   U intela zaś kolejka danych do ZEWNETRZNEGO kontrolera pamieci jest nieco dluzsza, stad intel wali teraz tyle cache'u. Ot cala tajemnica..
   Jak zwykle liczy się nie wielkość, ale spryt ;)
   
   
8. kubolx (autor: leonx | data: 27/02/08 | godz.: 14:23)
   1MB cache w procesorze to (troche sie to rozni w zaleznosci od procesora) od okolo 50 do 70-75ml tranzystorow.
   12MB cache w 4 rdzeniowym Penrynie stanowi wiecej niz 3/4 calkowitej ilosci tranzystorow ;)
   Szacowane 355mln tranzystorow cache L2 na dwa rdzenie - czyli 710mln tranzystorow w przypadku 4 rdzenioweg. Wobec calkowitej liczby tranzystorow w Penrynie - 820mln - na sam procesor przypada 'marne' 110mln - reszta to cache...
   
   Oczywiscie 'na waflu' cache nie zajmuje 90%, bo ze wzgledu na regularna strukture komorek mozna go gesciej 'upakowac' - na zdjeciach Penryna widac ze zajmuje okolo 50% powierzachni (cache L2).
   
   Niemniej - liczby mowia za siebie - 'dolozenie' cache do procesora wplywa znaczaco zarowno na jego koszt jak i na zwiekszenie ilosci 'odpadow' - przy produkcji...