"...here I am on The Road again..."

Linux

ZRYTY_BERET = Zryty_Berecik

Lubię pracę. Praca mnie fascynuje.
Mogę siedzieć i patrzeć na nią
godzinami.

1. Mnożnik na Celeronach i PIII jest zablokowany , Świstak 25/06/01 23:47
   i nie jest ważne na ile go ustawisz. I tak procesor będzie chodził na FSB*wewnętrzny mnożnik. Wszystko powinno chodzić ok pod warunkiem, że wytrzymają stabilizatory na płycie (mogą mieć za małą wydajność prądową) i czy nie pogryzie się coś z BIOSem. A nową wersję biosu poszukaj na rosyjskich stronach np. Googlem. Ja do swojego LuckyStara 5MVP3 znalazłem tam bios w wersji 8.5 a na oficjalnej stronie LuckyStara był 7.3.4 :o)
   1. pozwól, że ja też się uśmiechnę :) , XTC 25/06/01 23:58
      ale przecież generator częstotliwości na płycie się znajduje... i nie jest to tak, że w procesorach w środku - siedzą sobie dzielne powielacze częstotliwości - które wredny intel blokuje :)
      płyta też musi umieć - inaczej mówiąc - być w stanie - przemnożyć sobie tą FSB tyle a tyle razy... prawda?

      Linux

      1. Nie prawda :oP , Świstak 26/06/01 03:35
         Wewnątrz procesora znajduje się układ PLL (Phaze Lock Loop) powielający częstotliwość bazową. Intel od jakiegoś czasu blokuje mnożnik układu powielającego. A płyty muszą potrafić tylko "pokazać" wartość mnożnika dla procesora ustawiając odpowiednie piny procesora w stan niski bądź wysoki, tak aby w procesorze z odblokowanym mnożnikiem układ PLL ustawił mnożnik na żądaną wartość. Żeby nie być gołosłownym rzucam cytat z dokumentacji procesora K6. Z intela nie rzucę chwilowo, bo muszę się kiedyś położyć, a transfer z ameryki nie za ciekawy.
         
         "5.15 CLK (Clock)
         Input
         Summary The CLK signal is the bus clock for the processor and is the
         reference for all signal timings under normal operation (except
         for TDI, TDO, TMS, and TRST#). BF[2:0] determine the INTERNAL
         FREQUENCY MULTIPLIER applied to CLK to obtain the processor’s
         core operating frequency. (See “BF[2:0] (Bus Frequency)” on
         page 86 for a list of the processor-to-bus clock ratios.)"
         
         strona 109 z tej dokumentacji.
         
         http://www.amd.pl/K6/k6docs/pdf/20695.pdf
         
         Mam i z Intela: dokumentacja procesora PentiumII
         
         "2.5. Pentium ® II Processor System
         Bus Clock and Processor
         Clocking
         The BCLK input directly controls the operating speed
         of the Pentium II Processor System Bus interface. All
         Pentium II Processor System Bus timing parameters
         are specified with respect to the rising edge of the
         BCLK input. The Pentium II processor core
         frequency must be configured during Reset by using
         the A20M#, IGNNE#, LINT[1]/NMI and LINT[0]/INTR
         pins. (See Table 1.) The value on these pins during
         Reset determines the multiplier that the PLL will use
         for the internal core clock."
         
         i
         
         "Clock multiplying within the processor is provided by
         the INTERNAL Phase Lock Loop (PLL), requiring a
         constant frequency BCLK input."
         
         pozdrawiam
         
         Świstak
         1. ha... jeśli jest tak to zwracam honor ... , XTC 26/06/01 10:59
            a jednocześnie trochę zaskoczyło mnie takie rozwiązanie... ale skoro tak jest... cóż... nie zostaje mi nic innego jak położyć uszy po sobie i wyszczerzyć się w głupawym uśmiechu :)))))
            
            Pozdrawiam :)

            Linux

ZRYTY_BERET = Zryty_Berecik

ZRYTY_BERET = Zryty_Berecik

1. nie załamuj się tylko sprawdź na żywo... , XTC 26/06/01 00:00
   to nie musi być tak, że co napisane to zrealizowane...

   Linux

"...here I am on The Road again..."

ZRYTY_BERET = Zryty_Berecik