|
TwojePC.pl © 2001 - 2024
|
 |
RECENZJE | Conroe - niebieska kontra, czyli test procesora Intel Core 2 Duo |
 |
| |
|
Conroe - niebieska kontra, czyli test procesora Intel Core 2 Duo
Autor: Lancer | Data: 11/09/06
| |
|
Procesor vs szyna systemowa
Szereg usprawnień w architekturze pozwoliło znacząco odciążyć szynę FSB platformy Core. A właśnie szyna systemowa była jednym z wąskich gardeł maszyn zbudowanych na dwurdzeniowej architekturze NetBurst. Mimo że szyna AGTL+, a dokładniej sposób komunikacji procesora z pamięcią (poprzez zewnętrzny kontroler pamięci) może uchodzić za przestarzałą w porównaniu do rozwiązania AMD w procesorach K8, to w praktyce może się okazać, że dzięki zdjęciu z jej garbu szeregu czynności jakimi obłożył ją Pentium D może ona jeszcze trochę pożyć i ma się całkiem nieźle.
Wszystkie procesory Core 2 Duo na chwilę obecną korzystają z magistrali taktowanej zegarem 266MHz i potrafiącej przesłać 4 słowa na takt. Według słów panów od marketingu ma ona więc zegar 1066MHz. Do tej pory tak szybka szyna była dedykowana dla procesorów Pentium serii Extreme Edition. Teraz Intel zdjął to sztuczne ograniczenie i każdy z nowych procesorów Core 2 Duo pracuje z tak taktowaną magistralą. To oznacza 33% przyspieszenie w stosunku to powszechnie stosowanej magistrali 200MHz (800MHz QDR) w procesorach Intela od czasów układu Pentium 4 E.
Znamienne jednak jest, że układy mobilne dalej korzystają najwyżej z szyny 166MHz (667MHz QDR). Działanie takie spowodowane jest chęcią ograniczenia ilości pobieranej energii, a w dodatku w typowych dla notebooków zadań taki zegar nie limituje znacząco ogólnej wydajności komputera gdzie topowe procesory przeważnie i tak mają niższe taktowania końcowe w stosunku do maszyn biurkowych, dla których to stosunek zegar procesora: zegar szyny komunikacyjnej musi być wyższy.
Niestety szybka szyna to mniejszy zakres tolerancji dla komponentów płyty głównej. To może być główną przeszkodą utrudniającą jej dalsze przyspieszanie w przyszłości, choć jak się okazuje w praktyce najnowsze konstrukcji płyty główne dedykowane pod procesory C2D potrafią sobie radzić nawet z magistralą taktowaną zegarem 400MHz i więcej!
Mając duszę eksperymentatora postanowiłem jednak sprawdzić jak mocno w praktyce nowy rdzeń jest zależny od szyny systemowej. W tym celu posłużyłem się najszybszą wersja rdzenia Conroe w wersji Extremalnej - X6800. Ma ona odblokowany mnożnik nie tylko w dół (do 6) jak każdy inny procesor tej rodziny, ale także w górę. Dzięki temu odpowiednio ustawiając mnożnik i zegar FSB mogłem zbadać jak mocno zależny od wydajności szyny systemowej jest 2,6GHz Conroe. W tym teście dodatkowo występowała inna karta graficzna – GeForce 7900GTX w następstwie Radeona. Pamięci taktowane były stałym zegarem 800MHz (DDR).
Nie jest niespodzianką, że Conroe pracujący z 333MHz FSB (1333MHz QDR) jest szybszy od standardowo ustawionego układu. Różnice w stosunku do procesora z 266MHz FSB (1066MHz QPB) są jednak raczej marginalne. Co prawda dość znacznie wzrosła wydajność operacji na pamięciach i to ta wykazana przez Sandre jak i Science Marka, ale w praktyce nie przedłożyło się to na osiągi innych aplikacji.
W przeciwną stronę za to działało obniżenie taktowania szyny. Tu strata do referencyjnego zegara jest już widoczna. Należy jednak wziąć poprawkę na dwa fakty. Po pierwszy przy FSB 200MHz i mnożniku 13 procesora końcowo daje tylko 2600MHz, czyli o 66MHz mniej niż dla FSB 266MHz. Drugi fakt stanowi procentowa różnica między FSB oryginalnym, a tym które badamy. Podniesienie zegara szyny systemowej z 200 do 266MHz oznacza możliwość wykonania w ciągu tego samego czasu o 33% więcej operacji. Przyspieszenie z 266 na 333MHz to już tylko 25% szybciej. Skumulowanie tych dwóch okoliczności w jakiejś części tłumaczy różnice w testach.
Pole do przyspieszania FSB jednak jest i trudno oczekiwać, by w najbliższej przyszłości Intel zrezygnował z tej możliwości. Wraz z rosnącym zegarem CPU należy przyspieszyć szynę, aby utrzymać korzystny stosunek taktowań magistrali systemowej do samego procesora. W końcu przyspieszenia wymagać będzie też wprowadzenie czterordzeniowego Kensfielda. Procesora składającego się z dwóch rdzeni Conroe, przy obecności którego szyna FSB ponownie będzie musiała rozwiązać problem spójności cache... Tak samo jak to robił Presler.
|
|
|
|
 |
 |
 |
|
|
|
poprzednia strona (Wydajność w środowisku x86-64) 
